Çipat IC me qark të integruar blej një vend EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP
Atributet e produktit
| LLOJI | PËRSHKRIM |
| Kategoria | Qarqet e integruara (IC) Të ngulitura CPLD (Pajisje komplekse logjike të programueshme) |
| Mfr | Intel |
| Seria | MAX® II |
| Paketa | Tabaka |
| Paketa standarde | 90 |
| Statusi i produktit | Aktiv |
| Lloji i programueshëm | Në Sistemi i Programueshëm |
| Koha e vonesës tpd(1) Maks | 4,7 ns |
| Furnizimi me tension - i brendshëm | 2.5V, 3.3V |
| Numri i Elementeve/Blloqeve Logjike | 240 |
| Numri i makrocelave | 192 |
| Numri i I/O | 80 |
| Temperatura e funksionimit | 0°C ~ 85°C (TJ) |
| Lloji i montimit | Montimi sipërfaqësor |
| Paketa/Kase | 100-TQFP |
| Paketa e pajisjes së furnizuesit | 100-TQFP (14×14) |
| Numri i produktit bazë | EPM240 |
Kostoja ka qenë një nga çështjet kryesore me të cilat përballen çipat e paketuar 3D dhe Foveros do të jetë hera e parë që Intel i prodhon ato në vëllim të lartë falë teknologjisë së tij lider të paketimit.Intel, megjithatë, thotë se çipat e prodhuar në paketat 3D Foveros janë jashtëzakonisht konkurrues në çmim me modelet standarde të çipave – dhe në disa raste mund të jenë edhe më të lirë.
Intel e ka projektuar çipin Foveros që të jetë sa më me kosto të ulët dhe të përmbushë objektivat e deklaruara të performancës së kompanisë – është çipi më i lirë në paketën Meteor Lake.Intel nuk e ka ndarë ende shpejtësinë e pllakës së ndërlidhjes / bazës së Foveros, por ka thënë se komponentët mund të funksionojnë në disa GHz' në një konfigurim pasiv (një deklaratë që nënkupton ekzistencën e një versioni aktiv të shtresës ndërmjetëse Intel tashmë po zhvillon ).Kështu, Foveros nuk kërkon që projektuesi të bëjë kompromis për kufizimet e gjerësisë së brezit ose vonesës.
Intel gjithashtu pret që dizajni të shkallëzohet mirë për sa i përket performancës dhe kostos, që do të thotë se mund të ofrojë dizajne të specializuara për segmente të tjera të tregut, ose variante të versionit me performancë të lartë.
Kostoja e nyjeve të avancuara për tranzistor po rritet në mënyrë eksponenciale ndërsa proceset e çipit të silikonit i afrohen kufijve të tyre.Dhe dizajnimi i moduleve të reja IP (të tilla si ndërfaqet I/O) për nyjet më të vogla nuk siguron shumë kthim nga investimi.Prandaj, ripërdorimi i pllakave/çipetave jo-kritike në nyjet ekzistuese 'mjaft të mira' mund të kursejë kohë, kosto dhe burime zhvillimi, për të mos përmendur thjeshtimin e procesit të testimit.
Për çipat e vetëm, Intel duhet të testojë elementë të ndryshëm të çipit, të tilla si ndërfaqet e memories ose PCIe, me radhë, gjë që mund të jetë një proces që kërkon kohë.Në të kundërt, prodhuesit e çipave mund të testojnë njëkohësisht çipa të vegjël për të kursyer kohë.mbulesat kanë gjithashtu një avantazh në dizajnimin e çipave për diapazon specifik TDP, pasi projektuesit mund të personalizojnë çipa të ndryshëm të vegjël për t'iu përshtatur nevojave të tyre të dizajnit.
Shumica e këtyre pikave duken të njohura dhe janë të gjithë të njëjtët faktorë që e çuan AMD në rrugën e çipave në 2017. AMD nuk ishte e para që përdori dizajne të bazuara në çipa, por ishte prodhuesi i parë i madh që përdori këtë filozofi të dizajnit për të prodhimi masiv i çipave modernë, diçka që Intel duket se ka ardhur pak vonë.Sidoqoftë, teknologjia e paketimit 3D e propozuar nga Intel është shumë më komplekse sesa dizajni organik ndërmjetësues i bazuar në shtresa të AMD, i cili ka si avantazhe ashtu edhe disavantazhe.
Diferenca përfundimisht do të reflektohet në çipat e përfunduar, me Intel që thotë se çipi i ri i grumbulluar 3D Meteor Lake pritet të jetë i disponueshëm në vitin 2023, me Arrow Lake dhe Lunar Lake që vijnë në 2024.
Intel tha gjithashtu se çipi i superkompjuterit Ponte Vecchio, i cili do të ketë më shumë se 100 miliardë transistorë, pritet të jetë në zemër të Aurora, superkompjuterit më të shpejtë në botë.
