Qarqet e integruara me çip të integruar të logjikës së IC-së, XQR17V16CC44V e re origjinale, me vendndodhje FPGA në terren të programueshëm të portës së programueshme

Xilinx prezanton PROM-të e konfigurimit të konfigurimit të rrezatimit të ngurtësuar me rrezatimin QML të serisë QPro™ XQR17V16 me densitet të lartë, të cilat ofrojnë një metodë të lehtë për t'u përdorur dhe me kosto efektive për ruajtjen e bitstream-eve të mëdha të konfigurimit Xilinx FPGA.XQR17V16CC44V është një pajisje 3.3V me një kapacitet ruajtjeje prej 16 Mb dhe mund të funksionojë si në modalitet serial ashtu edhe në modalitet të gjerë bajt.për bllok diagramin e thjeshtuar të arkitekturës së pajisjes XQR17V16.

Kur FPGA është në modalitetin Master Serial, ai gjeneron një orë konfigurimi që drejton PROM.Një kohë e shkurtër aksesi pas skajit të orës në rritje, të dhënat shfaqen në pinin e daljes PROM DATA që është i lidhur me pinin FPGA DIN.FPGA gjeneron numrin e duhur të impulseve të orës për të përfunduar konfigurimin.Pasi të konfigurohet, ai çaktivizon PROM-in.Kur FPGA është në modalitetin Slave Serial, PROM dhe FPGA duhet të klockohen të dyja nga një sinjal në hyrje.

Kur FPGA është në modalitetin Master SelectMAP, ai gjeneron orën e konfigurimit që drejton PROM dhe FPGA.Pas rritjes së skajit CCLK, të dhënat janë të disponueshme në kunjat PROMs DATA (D0-D7).Të dhënat do të futen në FPGA në skajin vijues në rritje të CCLK.Kur FPGA është në modalitetin Slave SelectMAP, PROM dhe FPGA duhet të klockohen të dyja nga një sinjal në hyrje.Një oshilator i lirë mund të përdoret për të drejtuar CCLK.Disa pajisje mund të lidhen duke përdorur daljen e CEO për të drejtuar hyrjen CE të pajisjes së mëposhtme.Hyrjet e orës dhe daljet e të dhënave të të gjitha PROM-ve në këtë zinxhir janë të ndërlidhura.Të gjitha pajisjet janë të pajtueshme dhe mund të bashkohen me anëtarët e tjerë të familjes.Për programimin e pajisjes, ose softueri Xilinx ISE Foundation ose softueri ISE WebPACK përpilon skedarin e dizajnit FPGA në një format standard Hex, i cili më pas transferohet te shumica e programuesve komercialë PROM.

Veçoritë
• Latch-Up Immune ndaj LET >120 MeV/cm2/mg
• TID e garantuar prej 50 kRad(Si) për spec 1019.5
• Fabrikuar në Nënshtresë Epitaksiale
• Kapaciteti i ruajtjes 16 Mbit
• Funksionim i garantuar në intervalin e plotë të temperaturës ushtarake: –55°C deri +125°C
• Memorie e programueshme një herë (OTP) vetëm për lexim e krijuar për të ruajtur bitstreamet e konfigurimit të pajisjeve Xilinx FPGA
• Mënyrat e konfigurimit të dyfishtë
♦ Konfigurimi serial (deri në 33 Mb/s)
♦ Paralele (deri në 264 Mb/s në 33 MHz)
• Ndërfaqe e thjeshtë me FPGA-të Xilinx QPro
• Kaskadues për ruajtjen e bitstreams më të gjatë ose të shumëfishtë
• Polariteti i programueshëm i rivendosjes (aktiv i lartë ose aktiv i ulët) për pajtueshmëri me zgjidhje të ndryshme FPGA
• Procesi i portës lundruese CMOS me fuqi të ulët
• Tensioni i furnizimit 3.3V
• E disponueshme në pako qeramike CK44(1)
• Mbështetje programimi nga prodhuesit kryesorë të programuesve
• Mbështetja e projektimit duke përdorur paketat softuerike ISE Foundation ose ISE WebPACK
• Ruajtja e garantuar e të dhënave 20 vjeçare
Programimi
Pajisjet mund të programohen në programues të furnizuar nga Xilinx ose shitës të kualifikuar të palëve të treta.Përdoruesi duhet të sigurojë që të përdoret algoritmi i duhur i programimit dhe versioni më i fundit i softuerit të programuesit.Zgjedhja e gabuar mund të dëmtojë përgjithmonë pajisjen.
Përshkrim
• Latch-Up Immune ndaj LET >120 MeV/cm2/mg
• TID e garantuar prej 50 kRad(Si) për spec 1019.5
• Fabrikuar në Nënshtresë Epitaksiale
• Kapaciteti i ruajtjes 16 Mbit
• Funksionim i garantuar në intervalin e plotë të temperaturës ushtarake: –55°C deri +125°C
• Memorie e programueshme një herë (OTP) vetëm për lexim e krijuar për të ruajtur bitstreamet e konfigurimit të pajisjeve Xilinx FPGA
• Mënyrat e konfigurimit të dyfishtë
♦ Konfigurimi serial (deri në 33 Mb/s)
♦ Paralele (deri në 264 Mb/s në 33 MHz)
• Ndërfaqe e thjeshtë me FPGA-të Xilinx QPro
• Kaskadues për ruajtjen e bitstreams më të gjatë ose të shumëfishtë
• Polariteti i programueshëm i rivendosjes (aktiv i lartë ose aktiv
E ulët) për pajtueshmëri me zgjidhje të ndryshme FPGA
• Procesi i portës lundruese CMOS me fuqi të ulët
• Tensioni i furnizimit 3.3V
• E disponueshme në pako qeramike CK44(1)
• Mbështetje programimi nga programues kryesor
prodhuesit
• Mbështetja e projektimit duke përdorur Fondacionin ISE ose ISE
Paketat e softuerit WebPACK
• Ruajtja e garantuar e të dhënave 20 vjeçare