porosi_bg

produkteve

Logic & Flip Flops-SN74LVC74APWR

Përshkrim i shkurtër:

Pajisjet SNx4LVC74A integrojnë dy rrokullisje të tipit D me shkas pozitivë në një të përshtatshme
pajisje.
SN54LVC74A është projektuar për funksionimin 2,7-V deri në 3,6-V VCC dhe SN74LVC74A është projektuar për
Funksionimi i VCC nga 1,65-V deri në 3,6-V.Një nivel i ulët në hyrjet e paracaktuara (PRE) ose të qarta (CLR) vendos ose rivendos daljet, pavarësisht nga nivelet e hyrjeve të tjera.Kur PRE dhe CLR janë joaktive (të larta), të dhënat në hyrjen e të dhënave (D) që plotësojnë kërkesat e kohës së konfigurimit transferohen në daljet në skajin pozitiv të pulsit të orës.Aktivizimi i orës ndodh në një nivel tensioni dhe nuk lidhet drejtpërdrejt me kohën e rritjes së pulsit të orës.Pas intervalit të kohës së mbajtjes, të dhënat në hyrjen D mund të ndryshohen pa ndikuar në nivelet në dalje.I/O-të e të dhënave dhe hyrjet e kontrollit janë tolerante ndaj mbitensionit.Kjo veçori lejon përdorimin e këtyre pajisjeve për përkthim poshtë në një mjedis me tension të përzier.


Detajet e produktit

Etiketat e produktit

Atributet e produktit

LLOJI PËRSHKRIM
Kategoria Qarqet e integruara (IC)

Logjika

Flip Flops

Mfr Teksas Instrumente
Seria 74LVC
Paketa Shirit dhe bobina (TR)

Shirit i prerë (CT)

Digi-Reel®

Statusi i produktit Aktiv
Funksioni Vendos (Parvendosje) dhe Rivendos
Lloji Lloji D
Lloji i daljes Plotësuese
Numri i Elementeve 2
Numri i Biteve për Element 1
Frekuenca e orës 150 MHz
Vonesa maksimale e përhapjes @ V, Max CL 5,2 ns @ 3,3 V, 50 pF
Lloji i këmbëzës Buzë pozitive
Rryma - Prodhimi i lartë, i ulët 24 mA, 24 mA
Tensioni - Furnizimi 1,65 V ~ 3,6 V
Aktual - I qetë (Iq) 10 µA
Kapaciteti i hyrjes 5 pF
Temperatura e funksionimit -40°C ~ 125°C (TA)
Lloji i montimit Montimi sipërfaqësor
Paketa e pajisjes së furnizuesit 14-TSSOP
Paketa/Kase 14-TSSOP (0,173", 4,40 mm Gjerësia)
Numri i produktit bazë 74LVC74


Dokumentet & Media

LLOJI I BURIMEVE LIDHJE
Fletët e të dhënave SN54LVC74A, SN74LVC74A
Produkt i veçuar Zgjidhje analoge

Zgjidhje Logjike

Paketimi PCN Rrotull 10/Korrik/2018

Rrotullat 19/prill/2018

Fleta e të dhënave HTML SN54LVC74A, SN74LVC74A
Modelet EDA SN74LVC74APWR nga SnapEDA

SN74LVC74APWR nga Ultra Bibliotekar

Klasifikimet e Mjedisit dhe Eksportit

ATRIBUTE PËRSHKRIM
Statusi RoHS Në përputhje me ROHS3
Niveli i ndjeshmërisë ndaj lagështirës (MSL) 1 (i pakufizuar)
Statusi REACH REACH I pandikuar
ECCN VESH 99
HTSUS 8542.39.0001

Flip-Flop dhe Latch

Flip-FlopdheShuljanë pajisje elektronike dixhitale të zakonshme me dy gjendje të qëndrueshme që mund të përdoren për të ruajtur informacionin, dhe një flip-flop ose shul mund të ruajë 1 bit informacion.

Flip-Flop (shkurtuar si FF), i njohur gjithashtu si një portë bistable, e njohur gjithashtu si një flip-flop bistable, është një qark logjik dixhital që mund të funksionojë në dy gjendje.Flip-flops mbeten në gjendjen e tyre derisa të marrin një impuls hyrës, i njohur gjithashtu si një shkas.Kur merret një impuls hyrës, dalja e flip-flopit ndryshon gjendjen sipas rregullave dhe më pas mbetet në atë gjendje derisa të merret një shkas tjetër.

Lidhja, e ndjeshme ndaj nivelit të pulsit, ndryshon gjendjen nën nivelin e pulsit të orës, mbyllja është një njësi ruajtëse e ndezur nga niveli dhe veprimi i ruajtjes së të dhënave varet nga vlera e nivelit të sinjalit hyrës, vetëm kur mbyllja është në gjendjen e aktivizimit, dalja do të ndryshojë me futjen e të dhënave.Shulja është e ndryshme nga flip-flopi, nuk është mbyllje e të dhënave, sinjali në dalje ndryshon me sinjalin hyrës, ashtu si sinjali që kalon nëpër një tampon;pasi sinjali i mbylljes vepron si shul, të dhënat bllokohen dhe sinjali i hyrjes nuk funksionon.Një shul quhet gjithashtu një shul transparent, që do të thotë se dalja është transparente për hyrjen kur ajo nuk është e mbyllur.

Dallimi midis shulës dhe flip-flopit
Latch dhe flip-flop janë pajisje ruajtjeje binare me funksion memorie, të cilat janë një nga pajisjet bazë për të kompozuar qarqe të ndryshme logjike të kohës.Dallimi është: shulja lidhet me të gjitha sinjalet e saj hyrëse, kur sinjali i hyrjes ndryshon shulja, nuk ka terminal të orës;Flip-flop kontrollohet nga ora, vetëm kur ora aktivizohet për të kampionuar hyrjen aktuale, gjeneron daljen.Natyrisht, për shkak se si shul dhe flip-flop janë logjikë kohore, dalja nuk lidhet vetëm me hyrjen aktuale, por edhe me daljen e mëparshme.

1. shulja aktivizohet nga niveli, jo nga kontrolli sinkron.DFF aktivizohet nga skaji i orës dhe kontrolli sinkron.

2, shulja është e ndjeshme ndaj nivelit të hyrjes dhe ndikohet nga vonesa e instalimeve elektrike, kështu që është e vështirë të sigurohet që dalja të mos prodhojë gërvishtje;DFF ka më pak gjasa të prodhojë gërvishtje.

3, Nëse përdorni qarqet e portës për të ndërtuar shul dhe DFF, shulja konsumon më pak burime të portës se DFF, që është një vend më i mirë për shul se DFF.Prandaj, integrimi i përdorimit të shulës në ASIC është më i lartë se DFF, por e kundërta është e vërtetë në FPGA, sepse nuk ka njësi standarde shul në FPGA, por ka njësi DFF, dhe një LATCH ka nevojë për më shumë se një LE për t'u realizuar.shulja aktivizohet në nivel, e cila është e barabartë me të paturit e një fundi aktivizues, dhe pas aktivizimit (në kohën e nivelit të aktivizimit) është ekuivalent me një tel, i cili ndryshon me daljen ndryshon me daljen.Në gjendjen jo të aktivizuar është ruajtja e sinjalit origjinal, i cili mund të shihet dhe diferenca flip-flop, në fakt, shumë herë shulja nuk është zëvendësim për ff.

4, shul do të bëhet analizë jashtëzakonisht komplekse statike e kohës.

5, aktualisht, shulja përdoret vetëm në qarkun shumë të nivelit të lartë, siç është procesori P4 i Intel.FPGA ka njësi shul, njësia e regjistrit mund të konfigurohet si një njësi shul, në manualin xilinx v2p do të konfigurohet si njësi regjistër/shulues, bashkëngjitja është diagrami i strukturës së gjysmës së fetës së xilinx.Modelet dhe prodhuesit e tjerë të FPGA-ve nuk shkuan për të kontrolluar.--Personalisht, unë mendoj se xilinx është në gjendje të përputhet drejtpërdrejt me altera mund të ketë më shumë probleme, për disa LE për të bërë, megjithatë, jo pajisja xilinx secila pjesë mund të konfigurohet në mënyrë të tillë, ndërfaqja e vetme DDR e altera ka një njësi të veçantë mbyllëse, në përgjithësi vetëm qarku me shpejtësi të lartë do të përdoret në dizajnin e shulës.LE e altera nuk është strukturë shul, dhe kontrolloni sp3 dhe sp2e, dhe të tjera për të mos kontrolluar, manuali thotë se ky konfigurim mbështetet.Shprehja wangdian për altera është e drejtë, ff e altera nuk mund të konfigurohet për të shul, ai përdor një tabelë kërkimi për të zbatuar shul.

Rregulli i përgjithshëm i dizajnit është: shmangni shulën në shumicën e modeleve.ajo do t'ju lejojë të projektimit koha është e përfunduar, dhe ajo është shumë e fshehur, jo-veteran nuk mund të gjeni.shul rreziku më i madh është të mos filtroni gërvishtjet.Kjo është jashtëzakonisht e rrezikshme për nivelin tjetër të qarkut.Prandaj, për sa kohë që mund të përdorni vendin D flip-flop, mos përdorni shul.


  • E mëparshme:
  • Tjetër:

  • Shkruani mesazhin tuaj këtu dhe na dërgoni